Controller della memoria sui processori MPC?

di |
logomacitynet696wide

La dimensione della cache di secondo livello sta diventando un problema per i produttori di processori. Aumenta la superficie del chip e progressivamente offre incrementi di prestazioni inferiori. Motorola sta pensando a soluzioni alternative.

L’uso della cache on board e l’aumento della sua size in MB ha raggiunto un limite al di là  del quale, sotto il profilo delle prestazioni, il vantaggio diventerà  poco rilevante e determinare un non auspicabile aumento delle dimensioni. Queste le considerazioni che stanno spingendo Motorola a prendere in esame nuove soluzioni, come ad esempio l’integrazione del controller di memoria direttamente sul chip.

La notizia, giunge da alcuni fonti Internet che citano il responsabile del settore PowerPC di Motorola Raj Handa. La società  di Schaumburg, in questo modo eliminerebbe la necessità  per il processore di comunicare con la Ram attraverso il bus di sistema e sarebbe in grado di far avere al chip principale i dati alla stessa velocità  di frequenza del clock e non a quella stabilita dal bus.
Il sistema viene già  utilizzato nel mondo del 3D: si pensi al più famoso (ed utilizzato) processore con controller della memoria integrato, l’UltraSPARC III…
Alcuni produttori di processori grafici hanno già  utilizzato controller di memoria on board sul chip per velocizzare le prestazioni.
Motorola con questa novità  intende favorire la sua competitività  nel settore dei processori embedded, ma certamente anche in processori PPC potrebbero avere dei benefici.