Il portale dedicato all’informazione tecnologia CNET ha riportato un interessante resoconto che non deriva da comunicati stampa ufficiali ma è stato estrapolato dall’abile giornalista dal programma dei lavori della conferenza
International Solid State Circuits Conference ISSCC che prenderà il via il prossimo 11 febbraio a San Francisco.
Seguendo il collegamento al sito Web dell’organizzazone ISSCC si raggiunge un corposo documento PDF di oltre 100 pagine che contiene l’intera programmazione del convegno. Per chi mastica un po’ l’inglese informatico è sufficiente una rapida scorsa alle pagine 26 e 27 per apprendere interessanti e succose novità in fatto di processori da parte dei più importanti costruttori mondiali, ovviamente tutti USA.
IBM Power6: oltre la barriera dei 5 GHz
La prima sessione riguarda il design del processore Power6, erede diretto della famiglia G5 realizzata da IBM e integrata anche da Apple sulle macchine desktop più potenti, prima dell’avvento dell’era Intel.
Tra le caratteristiche salienti del nuovo IBM Power6 ricordiamo 700 milioni di transistor integrati, processo costruttivo a 65 nanometri e una velocità di funzionamento compresa tra i 4 GHz e i 5 GHz anche se, secondo il riassunto della sessione, IBM dichiara di poter superare i 5 GHz per applicazioni ad alte prestazioni. Viceversa per installazioni e utilizzi che richiedono attenzione particolare per i consumi energetici e calore dissipato IBM dichiara un consumo inferiore ai 100 watt, un valore paragonabile ai 95 Watt dichiarati da AMD per il suo Opteron e leggermente superiore agli 80 watt dello Xeon di Intel.
IBM, Sony, Toshiba: Cell seconda generazione a 6 GHz
Tra le altre novità più salienti la presentazione della seconda generazione del processore Cell Broadband Engine realizzato congiuntamente da IBM, Sony e Toshiba. La prima versione è quella famosa per essere stata integrata nella console Sony Playstation 3, in grado di funzionare alla velocità massima di 4 GHz.
Il nuovo Cell potrà raggiungere la stratosferica velocità di 6 GHz, inoltre offrirà una doppia alimentazione in grado di velocizzare le prestazioni della memoria, uno dei colli di bottiglia più stringenti nelle architetture attuali.
AMD: Opteron a 4 nuclei
Per quanto riguarda la sessione dedicata a AMD il programma prevede la presentazione del processore Opteron con quattro nuclei di calcolo, anche questo realizzato a 65 nanometri. La progettazione prevede tecniche e soluzioni per il controllo dell’alimentazione e del calore generato. Infine la presenza di un controller integrato per le memorie DDR2 e DDR3 per fornire interfacce di comunicazione ad alte prestazioni.
INTEL: Processore prototipo con 80 nuclei a 4 GHz
Nel mese di settembre in occasione dell’Intel Developer Forum, Intel ha anunciato l’esistenza di un prototipo di microprocessore dotato di 80 nuclei di calcolo in grado di raggiungere prestazioni nell’ordine di un Tera Flop, mille miliardi di calcoli in virgola mobile al secondo, in pratica le prestazioni di un supercomputer rese disponibili da un singolo processore.
Nell’agenda della sessione dedicata a Intel, il programma prevede l’esposizione più particolareggiata circa il design del processore e una revisione verso l’alto delle prestazioni erogate, pari a 1,28 Tera Flop. Nei comunicati stampa ufficiali Intel descrive il chip prototipo come un esempio di architettura di rete su chip, dotato di 100 milioni di transistor con una dissipazione di 98 watt.
A differenza delle attuali CPU Intel a doppio o quadruplo core, in cui ogni singolo nucleo di calcolo è un vero chip indipendente, il prototipo da 80 nuclei integra unità di calcolo in virgola mobile, ognuna dotata di funzioni di router per la comunicazione e l’instradamento dei pacchetti di dati. Gli 80 nuclei sono disposti in una matrice di 10 x 8 e lavorano a una frequenza di 4 GHz, il tutto realizzato con tecniche di costruzione a 65 nanometri.
Secondo le dichiarazioni del portavoce Intel Erica Fields il chip prototipo è stato disegnato e costruito per studiare nuovi modelli di design in campo CPU. Gli obiettivi del progetto riguardano lo studio di possibili soluzioni per muovere quantità di dati nell’ordine dei Terabytes rapidamente tra più nuclei integrati nello stesso chip e tra i nuclei e la memoria. Il super processore prototipo non è in grado di eseguire nativamente codice e programmi scritti per la classica piattaforma X86 di Intel.
ISun Microsystems: Sparc Niagara
Infine il convegno ISSCC vedrà la partecipazione anche di Sun Microsystems che descriverà le caratteristiche del nuovo chip denominato Niagara, ultimo nato della famiglia Sparc. Dotato di 8 nuclei di calcolo a 64 bit, in grado di gestire in contemporanea 64 thread, cioè sequenze di istruzioni indipendenti. L’elevata complessità del progetto è confermata dal sorprendente numero di transistor integrati, pari a 500 milioni. Impressionanti anche le interfacce di comunicazione integrate: bus PCI-Express 8x per la memoria cache L2, due inerfacce Ethernet da 10G infine una banda di ben 1 Tb/s per le comunicazioni.
[A cura di L. M. Grandi]
