Processori IBM più veloci fino al 24% e senza incidere sui consumi e le dimensioni dei chip. A rendere possibile l’incremento delle prestazioni è l’implementazione di un affinamento della tecnologia denominata ‘strained silicon’, un sistema finalizzato a ordinare gli atomi di silicio in maniera tale da far fluire più rapidamente l’energia elettrica da un estremo all’altro del transistor.
Il nuovo sistema prevede l’utilizzo di una tecnica chiamata dual stresser liner che permette non solo la ‘spalmatura’ di lattice di silicio non solo sui transistor di tipo ‘N’, che portano gli elettroni a carica negativa, come accaduto fino ad oggi nello strained silicon tradizionale, ma anche la compressione del lattice sui transistor di tipo ‘P’ che portano le cariche positive denominate ‘holes’. Questo perché se per i transistor di tipo ‘N’ l’ideale è separare e ordinare gli atomi di silicio in maniera tale da far fluire più rapidamente gli elettroni, nei transistor di tipo ‘P’ é l’aumento della densità degli atomi consente alle cariche positive di fluire più rapidamente.
IBM ha collaborato con AMD, uno dei suoi partner, tecnologici per l’implementazione di dual stresser liner. La società di Sunnyvale dovrebbe impiegare per prima il nuovo sistema di strained silicon in sostituzione di una tecnologia similare.
IBM ha annunciato che i sui primi chip ad integrare dual stresser liner saranno sia i processori Power che i PowerPC nel corso della prima metà del 2005. E’ probabile che per quanto riguarda i PPC le capacità di minor assorbimento energetico e di minor riscaldamento saranno sfruttate per costruire processori G5 adatti al mondo dei portatili.
